VHDL -stoppur: 8 steg (med bilder)

2024 Författare: John Day | [email protected]. Senast ändrad: 2024-01-30 12:46

Detta är en handledning om hur du gör ett stoppur med VHDL och ett FPGA-kretskort, som ett Basys3 Atrix-7-kort. Stoppuret kan räkna från 00.00 sekunder till 99.99 sekunder. Den använder två knappar, en för start/stopp -knappen och en annan för återställningsknappen. Siffrorna visas på tavlan med sju segment med dess anoder och katoder. Det finns tre olika filer som behövs för att få detta stoppur att fungera.

Steg 1: Hårdvara/programvara

• Basys3 Atrix-7 FPGA Board
• Vivado Design Suite från Xilinx
• USB 2.0 A-hane till Micro-B-hane

Steg 2: Block Diagram

Det övergripande stoppuret har tre ingångar och två utgångar. De tre ingångarna är start/stopp, återställning och klocka. Start/stopp och återställning är knappar och klockan är styrelsens 100MHz klocka. De två utgångarna är anoder och katoder för sjusegmentsdisplayen.

Den första modulen (klockdelare) har en ingång och två utgångar. Ingången är styrelsens 100MHz klocka och utgångarna är två separata klockor, en som körs på 480Hz och en annan som kör 0,5MHz.

Den andra modulen (displayen) har fem ingångar och två utgångar. Ingångarna är kortets 100MHz -klocka, de två klockorna från klockavdelningsmodulen och start/stopp- och återställningsknapparna. Utgångarna är anoder och katoder.

Den sista modulen (modellerad av hela blockschemat) har tre ingångar och två utgångar. Det här är filen som sammanför allt. Ingångarna är kortets 100MHz och knapparna start/stopp och återställning. Utgångarna är anoder och katoder som styr displayen med sju segment. Alla in- och utgångar finns fysiskt på kortet för den sista modulen.

Steg 3: Ange diagram

Bilden ovan visar tillståndsdiagrammet för hur stoppuret fungerar. Att trycka på återställningsknappen har ingen inverkan på stoppurets tillstånd. Nästa tillstånd bestäms av start/stopp -knappen. Starten/stoppet är "HIGH" när det hålls nedtryckt, men inte när det hålls nedtryckt och "LOW" när knappen har slagit tillbaka eller hålls nere efter att ha varit "HIGH" en stund.

Om stoppuret räknar och start/stopp -knappen går "HÖG", slutar det att räkna. Om stoppuret är stoppat och start/stopp -knappen går "HIGH" börjar det räkna igen. För båda delstaterna, om start/stopp -knappen är "LÅG", kommer den att förbli i det tillstånd som den är för närvarande.

Steg 4: Clock Divider Module

Klockavdelningsmodulen har en ingång, kortets 100MHz klocka och två utgångar, 480Hz och 0.5MHz klockorna. 480Hz-klockan används för att hålla alla lysdioder på sjusegmentsdisplayen "på" samtidigt genom att snabbt växla igenom de fyra. 0,5 MHz-klockan används för att stoppuret faktiskt ska räknas med centisekunder.

Steg 5: Displaymodul

Denna displaymodul har fem ingångar, kortets 100MHz klocka, de två klockorna från klockmodulen och start/stopp och återställningsknapparna, och två utgångar, anoder och katoder. Denna modul har också "logiken" för hur stoppuret räknas och inkorporerar finite state -maskinen.

Steg 6: Bindningsmodul

Denna sista modul är den som för samman de två andra modulerna. Den har tre ingångar, kortets 100MHz klocka och start/stopp och återställningsknappar, och två utgångar, anoder och katoder. 100MHz -klockan går till klockavdelningsmodulen och displaymodulen, och start/stopp- och återställningsknapparna går till displaymodulen. Klockavdelningsmodulens utgångar (480Hz och 0,5MHz) går till de två klockingångarna på displaymodulen. Utgångarna från displaymodulen (anoder och katoder) går till den sista modulens utgångar.

Steg 7: Begränsningar

De två ingångarna kan vara valfria knappar på Basys3 Atrix-7 FPGA-kortet och utgångarna kommer att vara de fyra anoderna och de åtta katoderna (eftersom du också vill ha en decimalpunkt mellan sekunder och millisekunder) för sjusegmentsdisplayen.

Steg 8: Klar

Ladda upp programmet till ditt Basys3 Atrix-7 FPGA-kort och tryck på start/stopp-knappen för att få stoppuret igång!