Innehållsförteckning:
- Steg 1: Vad är UART?
- Steg 2: Specifikationer
- Steg 3: Designmetod
- Steg 4: Simuleringsresultat
- Steg 5: Bifogade filer
Video: Design av UART i VHDL: 5 steg
2024 Författare: John Day | [email protected]. Senast ändrad: 2024-01-30 12:44
UART står för Universal Asynchronous Receiver Transmitter. Det är det mest populära och enklaste seriekommunikationsprotokollet. I denna instruktör kommer du att lära dig att designa en UART -modul i VHDL.
Steg 1: Vad är UART?
För att kommunicera med olika kringutrustning använder processorerna eller kontrollerna vanligtvis UART -kommunikation. Det är en enkel och snabb seriekommunikation. Eftersom UART är ett minimikrav i nästan alla processorer är de vanligtvis utformade som Soft IP-kärnor i VHDL eller Verilog för återanvändbarhet och enkel integration.
Steg 2: Specifikationer
Specifikationerna för den designade UART ges nedan:
* Standard UART -signaler.
* Konfigurerbar överföringshastighet från 600-115200.
* Provtagning = 8x @mottagare
* FPGA beprövad design - på Xilinx Artix 7 -bräda.
* Testad på UART -kringutrustning, Hyperterminal framgångsrikt - alla baudrates
Steg 3: Designmetod
-
Vi kommer att designa tre moduler, som vi kommer att integrera senare för att slutföra UART.
- Sändarmodul: Tar hand om seriella dataöverföringar
- Mottagarmodul: Tar hand om seriemottagningar
- Baudgenerator Modul: Tar hand om generering av baudklockor.
- Baud generator modul är dynamiskt konfigurerbar. Den genererar två baudklockor från huvudklockan, enligt önskad hastighet. En för sändare, andra för mottagare.
- Mottagarmodulen använder en samplingsfrekvens på 8x för att minimera sannolikheten för fel vid mottagning, dvs mottagarens baudklocka är 8x sändarens baudklocka.
- Styrsignaler för att styra överföring och mottagning, samt avbrottssignal.
- Standard UART seriellt gränssnitt utan paritetsbit, ett stopp och start bit, 8 databitar.
- Ett parallellt gränssnitt för att kommunicera med värden, dvs en processor eller styrenhet, som matar och tar emot parallella data till och från UART.
Steg 4: Simuleringsresultat
Steg 5: Bifogade filer
* UART -sändarmodul -vhd -fil
* UART -mottagarmodul - vhd -fil
* Baudgeneratormodul - vhd -fil
* UART -modul - Den översta modulen som integrerar ovanstående moduler - vhd -fil
* Fullständig dokumentation av UART IP Core - pdf
För frågor, kontakta mig gärna:
Mitu Raj
följ mig:
För frågor, kontakta: [email protected]
Rekommenderad:
Design av en enkel fyrvägsuppsättning associerad cachekontroller i VHDL: 4 steg
Utformning av en enkel fyrvägsuppsättning associerad cachekontroller i VHDL: I min tidigare instruerbarhet såg vi hur man utformar en enkel direktkartad cachekontroller. Den här gången går vi ett steg framåt. Vi kommer att utforma en enkel fyrvägsuppsättning associerad cache-kontroller. Fördel? Mindre missfrekvens, men på bekostnad av perfo
Design av en programmerbar avbrottsstyrenhet i VHDL: 4 steg
Design av en programmerbar avbrottsstyrenhet i VHDL: Jag är överväldigad av den typ av svar jag får i den här bloggen. Tack killar för att du besökte min blogg och motiverade mig att dela min kunskap med dig. Den här gången kommer jag att presentera designen av en annan intressant modul som vi ser i alla SOC - Interrupt C
Design av en enkel cachekontroller i VHDL: 4 steg
Design av en enkel cachekontroller i VHDL: Jag skriver detta instruerbart, eftersom jag tyckte att det var lite svårt att få lite referens -VHDL -kod att lära sig och börja designa en cachekontroller. Så jag designade själv en cachekontroller från början och testade den framgångsrikt på FPGA. Jag har p
Design av I2C Master i VHDL: 5 steg
Design av I2C Master i VHDL: I den här instruktionsboken diskuteras att designa en enkel I2C -master i VHDL. OBS: klicka på varje bild för att se hela bilden
Design av en enkel VGA -kontroller i VHDL och Verilog: 5 steg
Design av en enkel VGA -styrenhet i VHDL och Verilog: I den här instruktören ska vi designa en enkel VGA -styrenhet i RTL. VGA Controller är den digitala kretsen som är utformad för att driva VGA -skärmar. Den läser från Frame Buffer (VGA Memory) som representerar ramen som ska visas, och genererar nece